• <tbody id="wslfv"><pre id="wslfv"></pre></tbody>
    <span id="wslfv"></span>
    <tbody id="wslfv"><pre id="wslfv"></pre></tbody>
    <th id="wslfv"><track id="wslfv"><rt id="wslfv"></rt></track></th>

    <li id="wslfv"><acronym id="wslfv"></acronym></li>
    更多課程 選擇中心

    嵌入式培訓
    達內IT學院

    400-111-8989

    3大技巧5個基本功成為優秀工程師就是這么簡單!

    • 發布:嵌入式培訓
    • 來源:嵌入式資訊
    • 時間:2020-08-12 13:38

    FPGA的硬件設計不同于DSP和ARM系統,比較靈活和自由,只要設計好專用管腳的電路,通用I/O的連接可以自己定義,下面給大家介紹一些FPGA電路設計中會用到的特殊技巧做參考。

    1.管腳兼容性設計

    前面的內容提到過,FPGA在芯片選項的時候要盡量選擇兼容性好的封裝。那么,在硬件電路設計時,就要考慮如何兼容多種芯片的問題。 例如,紅色颶風II代-Altera的開發板就是兼容了EP1C6Q240和EP1C12Q240兩個型號的FPGA。這兩個芯片有12個I/O管腳定義是不同的。在EP1C6Q240芯片上,這12個I/O是通用I/O管腳,而在EP1C12Q240芯片上,它們是電源和地信號。

    為了能保證兩個芯片在相同的電路板上都能工作,我們就必須按照EP1C12Q240的要求來把對應管腳連接到電源和地平面。因為,通用的I/O可以連接到電源或者地信號,但是電源或者地信號卻不能作為通用I/O。 在相同封裝、兼容多個型號FPGA的設計中,一般的原則就是按照通用I/O數量少的芯片來設計電路。

    2.根據電路布局來分配管腳功能

    FPGA的通用I/O功能定義可以根據需要來指定。在電路圖設計的流程中,如果能夠根據PCB的布局來對應的調整原理圖中FPGA的管腳定義,就可以讓后期的布線工作更順利。

    例如, SDRAM芯片在FPGA的左側。在FPGA的管腳分配的時候,應該把與SDRAM相關的信號安排在FPGA的左側管腳上。這樣,可以保證SDRAM信號的布線距離最短,實現最佳的信號完整性。

    3.預留測試點

    目前FPGA提供的I/O數量越來越多,除了能夠滿足設計需要的I/O外,還有一些剩余I/O沒有定義。這些I/O可以作為預留的測試點來使用。

    例如,在測試與FPGA相連的SDRAM工作時序狀態的時候,直接用示波器測量SDRAM相關管腳會很困難。而且SDRAM工作頻率較高,直接測量會引入額外的阻抗,影響SDRAM的正常工作。

    如果FPGA有預留的測試點,那么可以將要測試的信號從FPGA內部指定到這些預留的測試點上。這樣既能測試到這些信號的波形,又不會影響SDRAM的工作。

    如果電路測試過程中發現需要飛線才能解決問題,那么這些預留的測試點還可以作為飛線的過渡點。

    成為一名說得優秀的FPGA設計者,除了要懂得一些設計時的技巧之外,更要練好5項基本功:仿真、綜合、時序分析、調試、驗證。對于FPGA設計者來說,練好這5項基本功,與用好相應的EDA工具是同一過程,對應關系如下:

    1. 仿 真:Modelsim, Quartus II(Simulator Tool)

    2. 綜合:Quartus II (Compiler Tool, RTL Viewer, Technology Map Viewer, Chip Planner)

    3. 時序:Quartus II (TimeQuest Timing Analyzer, Technology Map Viewer, Chip Planner)

    4. 調試:Quartus II (SignalTap II Logic Analyzer, Virtual JTAG, Assignment Editor)

    5. 驗證:Modelsim, Quartus II(Test Bench Template Writer)

    掌握HDL語言雖然不是FPGA設計的全部,但是HDL語言對FPGA設計的影響貫穿于整個FPGA設計流程中,與FPGA設計的5項基本功是相輔相成的。對于FPGA設計者來說,用好“HDL語言的可綜合子集”可以完成FPGA設計50%的工作——設計編碼。

    練好仿真、綜合、時序分析這3項基本功,對于學習“HDL語言的可綜合子集”有如下幫助:

    通過仿真,可以觀察HDL語言在FPGA中的邏輯行為。2. 通過綜合,可以觀察HDL語言在FPGA中的物理實現形式。3. 通過時序分析,可以分析HDL語言在FPGA中的物理實現特性。

    對于FPGA設計者來說,用好“HDL語言的驗證子集”,可以完成FPGA設計另外50%的工作——調試、驗證。

    搭建驗證環境,通過仿真的手段可以檢驗FPGA設計的正確性。2. 全面的仿真驗證可以減少FPGA硬件調試的工作量。3. 把硬件調試與仿真驗證方法結合起來,用調試解決仿真未驗證的問題,用仿真

    保證已經解決的問題不在調試中再現,可以建立一個回歸驗證流程,有助于FPGA設計項目的維護。

    FPGA設計者的這5項基本功不是孤立的,必須結合使用,才能完成一個完整的FPGA設計流程。反過來說,通過完成一個完整的設計流程,才能最有效地練習這5項基本功。對這5項基本功有了初步認識,就可以逐個深入學習一些,然后把學到的知識再次用于完整的設計流程。如此反復,就可以逐步提高設計水平。采用這樣的循序漸進、螺旋式上升的方法,只要通過培訓入了門,就可以自學自練,自我提高。

     最后,達內嵌入式培訓機構提醒每一個it愛好者:如果你想要在短時間內快速入門,順利掌握一門技術,建議還是認真學習視頻。多練習,多動手。

    版權聲明:轉載文章來自公開網絡,版權歸作者本人所有,推送文章除非無法確認,我們都會注明作者和來源。如果出處有誤或侵犯到原作者權益,請與我們聯系刪除或授權事宜。

    預約申請免費試聽課

    填寫下面表單即可預約申請免費試聽!怕錢不夠?可就業掙錢后再付學費! 怕學不會?助教全程陪讀,隨時解惑!擔心就業?一地學習,可全國推薦就業!

    上一篇:七個C語言算法+單片機常用算法(詳解)
    下一篇:想成為單片機高手這么簡單嗎?

    單片機:寫1清零,寫0清零,有什么區別?

    嵌入式工程師一定不要亂用全局變量

    嵌入式培訓靠譜嗎?就業怎么樣?

    新手如何學習單片機?

    • 掃碼領取資料

      回復關鍵字:視頻資料

      免費領取 達內課程視頻學習資料

    • 視頻學習QQ群

      添加QQ群:1143617948

      免費領取達內課程視頻學習資料

    Copyright ? 2021 Tedu.cn All Rights Reserved 京ICP備08000853號-56 京公網安備 11010802029508號 達內時代科技集團有限公司 版權所有

    選擇城市和中心
    黑龍江省

    吉林省

    河北省

    湖南省

    貴州省

    云南省

    廣西省

    海南省

    欧美一级高清片,一级欧美免费大片视频,欧美三级在线电影免费 百度 好搜 搜狗
    <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>